



- 1 Convertir las siguientes fracciones en su equivalente binario:
a) 0.06640625 b) 0.25390625 c) 0.56640625 d) 0.81640625 e) 0.5625
- 2 Convertir los siguientes números binarios en su equivalente decimal:
a) 1101.11 b) 1001.1001 c) 1110.0011 d) 1010.1010 e) 1000.0001
- 3 Convertir las siguientes fracciones en su equivalente hexadecimal:
a) 0.50390625 b) 0.75390625 c) 0.8125 d) 0.0625 e) 0.50390625
- 4 Convertir los siguientes números octales en su equivalente en su equivalente decimal:
a) 173.56 b) 251.701 c) 113.112 d) 071.032 e) 621.011
- 5 Convertir los siguientes números hexadecimal en su equivalente binario:
a) 2F4.65 b) 1FF.9F2 c) B17.9BA d) 189.A8 e) CD1.CA1
- 6 Convertir los siguientes números binarios a su 111100101.101101 equivalente hexadecimal:
a) 1110011.1101 b) 1100110.00011 c) 11100.1010 d) 11001100.111011
- 7 Realizar las siguientes sumas de números binarios, y expresar el resultado en hexadecimal y octal
a) 100001100.1111 y 11111000.0011
b) 110011101.10001 y 11100111.0011
c) 110101011.11101 y 101010.001101
- 8 Realizar las siguientes sumas de números hexadecimal, y expresar el resultado en binario y octal
a) AF7.E1 y 5F9.21
b) FFA.45 y 889.32
c) 11B.65 y 901.FA
- 9 Realizar el complemento a la base a los siguientes números
a) 111001
b) 110011
c) 101011
- 10 Realizar las siguientes diferencias utilizando el método del complemento a la base
a) 1110.11 – 1101.1 (binarios)
b) AF.11 – 7B.21 (hexadecimales)
c) 27.65 – 17.12 (octales)
d) 123.45 – 28.65 (decimales)
- 11 Indicar cuál es la capacidad de representación, la resolución y el rango de un sistema binario con 5 bits para la parte entera y 2 para la parte fraccionaria.
- 12 Los registros de un procesador tienen 16 bits. ¿Cuál es el mayor y menor número representable? y ¿Cuántos números distintos se pueden representar? En:
a) Notación sin signo b) Notación con signo c) Notación Ca2
- 13 Represente el número decimal 256812 en IEEE754, precisión simple (32 bits)
- 14 Qué número decimal representa C3AF0000 si está expresado en IEEE754 de simple precisión.
- 15 Expresar en IEEE754 de doble precisión el número decimal 152.952.

16 Simplificar el siguiente circuito mediante un mapa de Karnaugh.



17 El visualizador de siete segmentos (seven segment display SSD) es un componente que sirve para la representación de números en muchos dispositivos electrónicos. Las entradas (A, B, C, D) constituyen cuatro dígitos binarios (de menos a más significativos). De acuerdo a los valores de sus entradas, los siete segmentos (a, b, c, d, e, f, g) se encienden o se apagan de manera de visualizar el dígito decimal correspondiente.



Utilizar mapas de Karnaugh para construir los siete circuitos simplificados que controlarán los siete segmentos del display, de manera que los dígitos se muestren como sigue:



18 Un motor eléctrico puede girar en ambos sentidos por medio de dos contactores: "D" para el giro a la derecha e "I" para que gire a la izquierda y un interruptor de selección "L" de acuerdo con las siguientes condiciones:

- Si sólo se pulsa uno de los botones de giro ("D" o "I"), el motor gira en el sentido correspondiente.
- Si se pulsan "D" e "I" simultáneamente, el sentido de giro dependerá del estado del interruptor "L", de la siguiente manera: estando activado, hacia la derecha; en 0, hacia la izquierda.

Generar la función lógica que representa el funcionamiento del motor según D, I y L; luego generar el circuito simplificado.

19 Un motor y una lámpara de emergencia son controlados por los pulsadores A, B y C, según las siguientes características:

- Con tres pulsadores activados, se enciende el motor.
- Si se pulsan dos de los pulsadores se activan tanto el motor como la luz de emergencia.
- Con un solo pulsador presionado sólo se activa la lámpara.

- Si no se pulsa ni A, ni B ni C, no reaccionan ni el motor ni la lámpara.


Establecer funciones lógicas y circuitos simplificados.

- 20 Un sistema de alarma está constituido por cuatro sensores (a, b, c, d). La alarma se debe encender si se activan tres o cuatro sensores; en caso de la activación de 2 sensores, es indiferente la salida. También se activará el sistema ante la siguiente combinación de entradas: $a=b=c=0$; $d=1$.
- 21 Utilizando "Pascal" programar las soluciones a los puntos anteriores 18, 19 y 20.

En los siguientes ejercicios el resultado final (circuito reducido) deberá ser representado en una PLA.


Ejercicio 22

La imagen representa un comparador binario de dos números (A y B), de dos bits cada uno. La salida toma el valor lógico 1 cuando se cumple que $A \geq B$. Realizar: a) Tabla de verdad, b) Función lógica simplificada, c) Circuito lógico reducido




Ejercicio 23

La imagen representa un comparador binario de dos números A (A_0, A_1) y B (B_0, B_1) de dos bits. Las salidas (M, m, I) toman el valor lógico "1" cuando $A > B$, $A < B$ y $A = B$, respectivamente. Obtener las funciones lógicas de cada salida (simplificar usando Karnaugh).




Ejercicio 24

La imagen representa un sumador binario de dos números A (A_0, A_1) y B (B_0, B_1) de dos bits. Las salidas son de resultado Suma y Acarreo. Obtener las funciones lógicas de cada salida (simplificar usando Karnaugh).



Ejercicio 25

La imagen representa un multiplicador binario de dos números A (A_0, A_1) y B (B_0, B_1) de dos bits. Las salidas son de las del resultado respectivamente. Obtener las funciones lógicas de cada salida (simplificar usando Karnaugh).



Ejercicio 26

La imagen representa un codificador binario de prioridad con entradas A_0, A_1, A_2, A_3 y la salida de un número codificado según la siguiente regla: A_i tiene mayor prioridad que A_{i+1} imponiendo la salida. Obtener la tabla de verdad y el circuito lógico asociado.

